用FPGA实现1553B总线接口中的曼码编解码器摘要：介绍用FPGA设计实现MIL-STD1553B部接口中的曼彻斯特码编解码器。该设计采用VHDL硬件描述语言编程，并且专门的综合工具Synplify对设计进行综合、优化，在MAX+PLUS II进行时序仿真，最后在FPGA上实现。 关键词：曼彻斯特码 1553B总线 VHDL FPGA引言曼彻斯
基于片内WISHBONE总线的高速缓存一致性实现 摘要：基于IP可重用的设计方法，利用WISHBONE总线协议，把两个已成功开发出的具有自主知识产权的THUMP内核在一个芯片上，实现了片上多处理器FPGA。开发重点是实现基于片内WISHBONE总线的高速缓存一致性协议。 关键词：WISHBONE总线 片上多处理器 高缓一致性
基于FPGA的电子稳像平台的研究摘要：分析了传统电子稳像平台的缺陷，研究并设计了基于FPGA的专用平台。针对该平台研制过程中所涉及的一些关键问题进行了详尽的分析与探讨，给出了可行的解决办法。实验结果表明该平台工作稳定，扩展性好。 关键词：视频处理 电子稳像 FPGA电子摄像系统已广泛应用于军用
基于分布式算法和FPGA实现基带信号成形的研究 摘要：提出了一种采用现场可编程门阵列（FPGA）实现基带信号成形的FIR数字滤波器硬件电路的方案。该方案基于分布式算法的思想，利用FPGA丰富的查找表资源，从时域上对基带信号直接进行成形。因为所采用的成形方法运算量小、精度高，所以适用于实时系统。所设
基于VHDL的I2C总线控制核设计 摘要：从状态机的角度，介绍一种I2C控制核的VHDL设计方法。将其嵌入到FPGA中，用于实现与TMS320C6000系列DSP的接口，并配合DSP的软件完成对视频采集与显示处理系统中数字视频编、解码器工作模式寄存器的配置及其状态查询。着重介绍I2C控制核的总体设计方案，详细描述其内部命
基于RISC技术的8位微控制器设计摘要：介绍基于RISC技术的8位微控制器的设计与实现。主要包括RISC指令集的选取；取指单元、译码单元、执行单元的设计；取指、译码、回写三级流水线技术的实现。该微控制器包含8级硬件堆栈、1个8位计数器、1个计数器溢出中断、2个外部中断源、8位数据输入和输出端口、16个通
CPLD在远程多路数据采集系统中的应用 摘要：采用VHDL语言和图形输入设计方法，给出了用CPLD在远程多路数据采集系统中实现地址译码、串口扩展、模块测试、模数转换以及高位数据处理等功能的具体方法，同时简要介绍了远程多路数据采集系统的工作原理及软、硬件框架。 关键词：CPLD；单片机；译码；RS-23
ARINC429总线收发器芯片DEI1016的原理及应用 摘要：简要介绍了Device Engineering公司的DEI1016芯片的功能，详细说明了利用DEI1016芯片实现ARINC429协议数据通讯系统的设计方法，给出了比较具体的电路设计及软件解决方法。 关键词：ARINC429；差分输出；FIFO；可编程器件１ 概述目前，ＡＲＩＮＣ４２
CPLD在发射机控制保护系统中的应用摘要：可编程控制器（PLD）自20世纪60年代末出现以来，就以其灵活、高效、可靠性高等优点受到设计者的青睐。而CPLD是20世纪90年代推出的一种复杂的PLD，其主要特征是集成规模大于1000门以上的可编程逻辑器件。它以其更大的容量，更快的速度，更强的仿真能力，增强了电路
基于MicroBlaze软核的FPGA片上系统设计摘要：分析软处理器MicroBlaze的体系结构，给出MicroBlaze内核在软件无线电系统中的应用，实现SOPC（可编程系统芯片）。 关键词：FPGA IP Core SOPC MicroBlaze CoreConnect 软处理器 软件无线电Xilinx公司的MicroBlaze 32位软处理器核是支持CoreConnect总线的标
基于边界扫描的EPM9320LC84电路板故障诊断 摘要：结合自适应算法、CX-TB导通测试算法以及二进制计数测试序列，给出了用软件控制EPM9320LC84边界扫描链路，以输出图形并采集引脚对图形的响应，然后通过比较输出测试图形与采集测试图形的差异实现芯片I／O引脚印刷电路板故障的诊断方法。该测试图形便于实现
基于CPLD的三相多波形函数发生器设计摘要：介绍了基于可编程逻辑器件CPLD和直接数字频率合成技术（DDS）的三相多波形函数发生器的基本原理，并在此基础上给出了基于CPLD的各模块设计方法及其VHDL源程序。 关键词：CPLD；直接数字频率合成；函数发生器；VHDL１ 引言直接数字频率合成 Ｄｉｒｅｃｔ
用CPLD实现DSP与PLX9054之间的连接摘要：介绍了利用CPLD实现DSP芯片TMS320C6711b和PCI桥芯片PLX9054之间高速数据传输的系统设计方法，并给出了相应的系统设计原理图，同时对该系统的性能进行了分析。 关键词：PCI总线；TMS320C6711b；HPI(host port interface)；局部总线；PLX9054ＣＰＬＤ是一种复杂
ISP技术在高速数据采集模块中的应摘要：提出了一种基于ISP技术实现高速数据采集的方法，给出了使用VHDL语言和原理图完成数据采集模块中地址发生器和比较电路的部分逻辑设计，只要将所设计的程序下载到可编程器件ispLSI2032中即可实现预期功能。同时，ispLSI2032器件的高密度和可编程性也提高了硬件电路的
一种新型的电子点菜系统摘要：为克服传统点菜方式的弊端，提出一种新型的电子点菜系统。该系统使用VHDL语言设计，并用FPGA芯片实现。它功能齐全、使用方便，如在餐饮业得以推广，可大大提高服务质量，并节省许多人力物力。 关键词：电子菜单 VHDL FPGA在目前的餐馆里，客人点菜时总要有服务员在旁边等
基于Rocket I/O模块的高速工I/O设计 摘要：介绍了采用Videx-ⅡPR0系列FPCA设计的应用于下一代无线通信系统中的高速I／O。由于充分利用芯片中集成的Rocket I／O模块，并采用差分输入参考时钟、8B／10B编码、预加重处理、通道绑定技术等，实现了四个绑定通道的高速互连(2．5Gbaud)。设计结果表明，采用Rock
数字悬浮控制系统中的降噪方法及实现摘要：为抑制电磁噪声对悬浮控制系统的影响，介绍了一种通过避开噪声持续时间进行A/D采样的方法，详细讨论了该方法的原理与实现。实践表明，它能有效地防止噪声引入控制系统，提高系统的性能 关键词：悬浮控制 降噪 A/D采样 FPGA在磁浮列车的工程实践中，电磁噪声的
自适应算术编码的FPGA实现摘要：在简单介绍算术编码和自适应算术编码的基础上，介绍了利用FPGA器件并通过VHDL语言描述实现自适应算术编码的过程。整个编码系统在LTERA公司的MAX+plus Ⅱ软件上进行了编译仿真，测试结果表明：编码器各个模块的设计在速度和资源利用两方面均达到了较优的状态，可以满足实时
基于FPGA流水线分布式算法的FIR滤波器的实现 摘要：提出了一种采用现场可编码门阵列器件（FPGA）并利用窗函数法实现线性FIR数字滤波器的设计方案，并以一个十六阶低通FIR数字滤波器电路的实现为例说明了利用Xilinx公司的Virtex-E系列芯片的设计过程。对于在FPGA中实现FIR滤波器的关键——乘加运算，给出了
基于高速串行BCD码除法的数字频率计的设计摘要：介绍了在PPGA芯片上实现数字频率计的原理。对各种硬件除法进行了比较，提出了高速串行BCD码除法的硬件算法，并将其应用在频率计设计中。 关键词：频率测量 周期测量 FPGA VHDL 状态机数字频率计是计算机、通讯设备、音频视频等科研生产领域不可缺少的测
数字频率合成器的FPGA实现 摘要：介绍了DDFS的原理和Altera公司的FPGA器件ACEX 1K的主要特点，给出了用ACEX 1K系列器件EP1K10TC144－1实现数字频率合成器的工作原理、设计思路、电路结构和仿真结果。 关键词：DDFS；FPGA；快速通道互连；仿真１ 概述１９７１年，美国学者Ｊ．Ｔｉｅｒｎｃｙ，Ｃ．Ｍ．
低压CPLD EPM7512A的混合电压系统设计摘要：较详细地阐述不同逻辑电平的接口原理。以低压CPLD EPM7512A为例，给出在混合电压系统中的具体设计方案。 关键词：低压CPLD 逻辑电平 电源 EMP7512A引 言随着微电子技术的飞速发展，体积更小、功耗更低、性能更佳的低压芯片不断涌现。I/O电平逻辑向3.3V、
